耐量子計算暗号のハードウエア実装

量子計算機の性能向上に伴い、素因数分解を安全性の根拠としている暗号アルゴリズムが解かれてしまう危険性が高まっているとされ、将来にわたる暗号の安全性担保に向けて、耐量子計算暗号の制定が進められている。耐量子計算暗号はいずれも「乱数」から正解を求めることが量子計算機では古典的な計算機と同程度にしか解くことができない、という点を活用したアルゴリズムとなっており、複数の方式が提案されている。本研究では、それらに関して、高性能な実現、末端にまで利用可能な省電力・小面積な実現を目指してハードウエア実装の検討を行っている。同時に、ハードウエアの安全性に関しての検証も行っている。