D1のベンがASSCCで発表

11/10/2010

  博士1年のベン・デブリンが北京にて行われたAsian Solid-State Circuits Conferenceにて発表しました。
  また、Student Design Contestを受賞しました。
  表題：「A 2.97GHz Self-Synchronous FPGA in 65nm with 42% Power Bounce Tolerance」