自己紹介 [English/Japanese]

氏名 :
飯塚 哲也

現在の身分 :
東京大学大学院 工学系研究科附属システムデザイン研究センター 准教授

E-mail アドレス :
iizuka[AT]vdec.u-tokyo.ac.jp

研究室のページ :
https://www.mos.t.u-tokyo.ac.jp/iizuka/

住所 :
113-0032 東京都文京区弥生 2-11-16
武田先端知ビル4階415号室
東京大学 大規模集積システム設計教育研究センター

略歴 :
2002年3月 : B.S. (学士): 電子工学, 東京大学
2004年3月 : M.S. (修士): 電子工学, 東京大学 大学院
2004年4月 : 日本学術振興会 特別研究員 DC1 (2007年3月まで)
2007年3月 : Ph.D. (博士): 電子工学, 東京大学 大学院 [PDF]
2007年4月 : アナログ・デジタル混載LSIの設計開発業務に従事
              (高速シリアル通信用アナログIPマクロの設計開発等)
2009年4月 : 東京大学 大規模集積システム設計教育研究センター(VDEC) 助教
2011年2月 : 東京大学大学院 工学系研究科電気系工学専攻 助教
2011年4月 : 東京大学大学院 工学系研究科電気系工学専攻 講師
2013年4月 : カリフォルニア大学ロサンゼルス校(Asad A. Abidi教授研究グループ) 客員研究員
              (日本学術振興会 海外特別研究員, 2015年3月まで)
2014年4月 : 東京大学大学院 工学系研究科電気系工学専攻 准教授
2015年4月 : 東京大学 大規模集積システム設計教育研究センター(VDEC) 准教授
2019年8月 : カリフォルニア大学ロサンゼルス校(Asad A. Abidi教授研究グループ) 客員研究員
              (東京大学 若手研究者の国際展開事業, 2019年11月まで)
2019年10月 : 東京大学大学院 工学系研究科附属システムデザイン研究センター 准教授

Skills :
Operating Systems: Mac OS X, Windows, Unix and Linux operating systems
Programming Language: C/C++, Perl, Tcl/Tk, shell scripting
Software Development Tools: gcc, gdb, Visual Studio
Hardware Description Language: VerilogHDL
VLSI Design:  Designed digital/analog full-custom chips
 Analog IP Macro for High-Speed Serial Interfaces
 CMOS Processes: 0.35um / 0.18um / 0.13um SOI / 90nm / 65nm / 28nm FDSOI
VLSI Testing:  LSI Testers: Verigy V93000, Advantest T2000, Schlumberger ITS9000EXa
 EB Prober: Schlumberger IDS5000ZX/IDS10000ZX Probe System
 GPIB Programming
EDA Tools:  Synopsys: Design Compiler, Astro, IC-Compiler, PrimeTime-SI,
         HSPICE, NanoSim, HSIM, XA, VCS, TetraMAX, Hercules, Star-RCXT
 Cadence: Spectre, Virtuoso, Assura, QRC, NC-Verilog, Verilog-XL, Verilog-AMS
 Mentor: Calibre
 Agilent: ADS
Language: Japanese(native language), English(fluent)


Tetsuya Iizuka
Dept. of Electrical Engineering and Information Systems, Univ. of Tokyo
e-tet@ieee.org