池田が設計／試作したチップ一覧（現在作成中です）

付録（VDECのために作成した設計ライブラリ群）

• モトローラ 1.2um 用 デザインライブラリー (エクセレントデザイン社ツールを使用)
• ローム 0.6um 用 デザインライブラリー (エクセレントデザイン社ツールを使用)
• 日立 0.35um 用 デザインライブラリー (エクセレントデザイン社ツールを使用)
• 教育用 Lambda ルール デザインライブラリー (エクセレントデザイン社ツールを使用)

最小距離演算機能を有する機能メモリTEG

空間領域Winner-Take-All回路TEG

空間領域最小距離計算回路TEG

空間領域最小距離検索回路を用いたコード帳符号化／復号チップ

疑似非同期方式を適用したデータパス

ゲートアレイによるマイクロプロセッサ

• 設計者: 池田誠
• 試作: NTTエレクトロニクステクノロジー（株）（現在 NTTエレクトロニクス（株））
• プロセス: CMOS 0.5umゲートアレイ, Al 2層
• チップ面積: 7.5mm角, (敷き詰めゲート数 50k)
• 使用ゲート数: 18kG
• 信号ピン数: 128
• 内容: 分割バス、ビット幅可変型（バス／演算器）、データバイパス方式を用いた３２ビットRISC型マイクロプロセッサ
• 設計手法: Cによる動作記述（動作検証）、VerilogHDLによるネットリスト記述（構造レベルシミュレーション）、spiceによる回路シミュレーション
• 設計期間: 1994年8月-1994年11月
• 動作検証: マイコンボードを作成しPCから制御し、マイクロプロセッサの動作を検証, 各種手法を用いた場合の消費電力を測定
• 動作： 設計仕様通りに動作(確認動作周波数: ボード上 3MHz, テスタ検証周波数 10MHz)

SOI/SIMOXを用いたマイクロプロセッサ

• 設計者: 藤島実(現 東大講師)、山下雅樹(現 ボールテクノロジ)、池田誠、池野李門(現 日本TI)
• 試作: NTT厚木通研 LSI研究所
• プロセス: SOI/SIMOX, CMOS 0.3um, Al 2層, PolySi 1層
• 内容: ３２ビットRISC型マイクロプロセッサ(5段パイプライン, I-Cache, D-Cache内蔵, CLA加算器を用いたALU, バレルシフタ内蔵)
• 設計目標: 1GHzで動作するマイクロプロセッサのための基礎技術の検証
• チップ面積: 8mm X 6mm
• トランジスタ数: 約10万
• 信号ピン数: 約140ピン
• 設計手法: 完全手設計（一部自作ツール使用）
• 設計ツール: レイアウトエディター: GeX, 回路抽出: CeX, 回路シミュレーション: MSI
• 設計期間: 1991年10月-1992年4月
• 動作せず