| 著者 | 題目 | 出典 | 分類 |
|---|
| M. Ikeda, K. Asada
| A New Trial on HDL Exercise Class for Undergraduate School in EE Department
| Proc. of 2000 European Workshop on Microelectronics Education(EWME2000), May, 2000
| 国際会議
|
| 小松, 池田, 浅田
| 低消費電力チップインタフェースのための適応型コード帳符号化方式の回路評価
| 2000年電子情報通信学会総合大会, C-12-14, Mar., 2000
| 国内研究会／大会
|
| 山岡, 池田, 浅田
| ラッチ形センスアンプを用いた高速PLA
| 2000年電子情報通信学会総合大会, C-12-16, Mar., 2000
| 国内研究会／大会
|
| 中島, 池田, 浅田
| VLSI配線のインダクタンス計算における計算量の新しい削減方法
| 2000年電子情報通信学会総合大会, A-3-15, Mar., 2000
| 国内研究会／大会
|
| 池田, 青木, 浅田
| オンチップ電圧スキャンパスを用いた電源線電圧ノイズの評価手法
| 第１４回 エレクトロニクス実装学会 学術講演大会, pp. 167-168, Mar., 2000
| 国内研究会／大会
|
| 池田, 青木, 浅田
| オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
| 電子情報通信学会技術研究報告, CPM99-121, ICD99-127, pp. 9-14, Dec., 1999
| 国内研究会／大会
|
| 根塚, 池田, 浅田
| サブピクセルレベル動きベクトル検出および対応探索機能を有する多階調イメージセンサ
| 第３回システムLSI琵琶湖ワークショップ, pp.183-185, Nov., 1999
| 国内研究会／大会
|
| 池田, 浅田
| VDECにおけるチップ試作テストランを通したライブラリ作成および設計フローの確立
| DAシンポジウム９９, pp. 149-152, July, 1999
| 国内研究会／大会
|
| 瀬戸, 池田, 浅田
| スタンダードセルＩＣのための識別対集合（ＳＰＦＤ）を用いた論理再合成
| DAシンポジウム９９, pp. 225-230, July,1999
| 国内研究会／大会
|
| 根塚, 藤田, 池田, 浅田
| 動きベクトル検出機能を有する２値画像センサ
| ロボティ・メカトロニクス講演会, 2P2-49-053(1999)
| 国内研究会／大会
|
| M. Ikeda, H. Aoki, K. Asada
| DVDT: Design for Voltage Drop Test using Onchip-Voltage Scan Path
| 2000 IEEE International Symposium on Quality Electronic Design(ISQED2000), Session3C.7, Mar., 2000
| 国際会議
|
| H. Aoki, M. Ikeda, K. Asada
| On-Chip Voltage Noise Monitor for Measuring Voltage Bounce in Power Supply Lines Using a Digital Tester
| International Conference on Microelectronic Test Structures 2000(ICMTS2000), Session4.9, Mar., 2000
| 国際会議
|
| T. Nezuka, T. Fujita, M. Ikeda, K. Asada
| A Binary Image Sensor with Flexible Motion Vector Detection using Block Matching Method
| Proceedings of ASP-DAC 2000, University LSI Design Contest, pp.21-22, Jan., 2000
| 国際会議
|
| K. Asada, S. Komatsu, M. Ikeda
| Associative momory with minimum hammingdistance detector and its application to bus data encoding
| roc. of AP-ASIC 99, 16.1, Aug., 1999
| 国際会議
|
| M. Ikeda, K. Asada
| Standard Design Flows of Logic LSIs in Japanese Universities and VDEC
| Proc. of 1999 Micro Electronic Systems Education Conference (MSE 99), pp. 8-9, July, 1999
| 国際会議
|
| K. Asada, M. Ikeda, S. Komatsu
| Approaches for Reducing Power Consumption in VLSI Bus Circuits
| IEICE Trans. Electronics, Vol.E83-C, No.2, pp.153-160, Feb., 2000
| 論文誌
|
| 浜田, 小松, 池田, 浅田
| マイクロプロセッサにおけるデータバス信号系列の統計的解析および疑似データ生成モデルの提案
| 電子情報通信学会論文誌, Vol.J82-A, No.8, pp.1406-1408, 1999年8月
| 論文誌
|
| 小松, 池田, 浅田
| 適応型コード帳符号化による低消費電力チップインタフェースの検討
| 電子情報通信学会論文誌, Vol.J82-C-II, No.4, pp.203-209, 1999年4月
| 論文誌
|
| M.Ikeda, K. Asada
| CAM Macro Cells with Minimum Distance Detector using Time-Domain Technique
| IFIP International IP Based Synthesis and System Design Workshop, Dec., 1998(to be presented)
| 国際会議
|
| 小松 聡, 池田 誠, 浅田 邦博
| 適応型コード帳符号化を用いた低消費電力チップインターフェース
| 信学技報, DSP98-89, ICD98-176, CPSY98-91, pp.1-6, 1998年10月
| 研究会報告
|
| M.Ikeda, K. Asada
| Time-Domain Minimum-Distance Detector and Its Application to Low Power Coding Scheme on Chip Interface
| 24th European Solid-State Circuit Conference(ESSCIRC) 1998, pp. 464-467. Sep., 1998
| 国際会議
|
| 小松 聡, 池田 誠, 浅田 邦博
| 低消費電力チップインターフェースのための適応型コード帳符号化方式
| 電子情報通信学会ソサイエティ大会, C12-23, 1998年9月
| 全国大会
|
| S.Komatsu, M.Ikeda, K. Asada
|
Low Power Microprocessors for Comparative Study on Bus Architecture and Multiplexer Architecture
| Asia and South Pacific Design Automation Conference(ASP-DAC) 1998, pp.323-324, Feb., 1998
| 国際会議
|
| 著者 | 題目 | 出典 | 分類 |
|---|
| R.T.Zheng, M.Ikeda, K.Asada
|
A Case Study: Design and Implementation of Pseudo-Asynchronous
Microprocessor by FPGA and CMOS Standard Cell
| IFIP International Workshop on Logic and Architecture Synthsis '97, Dec. 1997
| 国際会議
|
| 小松 聡, 池田 誠, 浅田 邦博
|
バス方式とマルチプレクサ方式の比較によるマイクロプロセッサの低消費電力化への検討
| 電子情報通信学会 第1回システムLSI琵琶湖ワークショップ研究会, pp.395-399, 1997年11月
| 研究会報告
|
| 小松 聡, 池田 誠, 浅田 邦博
|
動的コード帳符号化によるチップインタフェースにおける消費電力削減手法の検討
| 信学技報, ICD97-151, DSP97-97, SDM97-135, pp.9-14, 1997年10月
| 研究会報告
|
| 小松 聡, 池田 誠, 浅田 邦博
|
低消費電力マイクロプロセッサにおけるマルチプレクサ方式とバス方式の比較検討
| 電子情報通信学会ソサイエティ大会, C12-16, P.99, 1997年9月
| 全国大会
|
| 池田 誠, 浅田 邦博
|
コード帳符号化方式のための時間領域最小ハミング距離検出回路の検討
| 1997年電子情報通信学会秋期大会 C12-18, 1997年9月
| 全国大会
|
| 鄭 若丹彡, 池田 誠, 李 知漢, 浅田 邦博
|
疑似非同期マイクロプロセッサの設計と実現
| 1997年電子情報通信学会秋期大会, C12-22, 1997年9月
| 全国大会
|
| 池田 誠, 浅田 邦博
|
コード帳符号化方式によるチップインターフェースにおける消費電力削減
| 信学技報, ICD97-28, pp.41-48, 1997年5月
| 研究会報告
|
| 池田誠, 田島佳武, 浅田邦博
|
大規模集積回路における分割・パイプライン型バス方式の検討
| 信学技報
ICD97-4, CPSY97-4, FTS97-4, pp.25-32, 1997年4月
| 研究会報告
|
| 小松 聡, 池田 誠, 浅田 邦博
| 低消費電力マイクロプロセッサにおけるマルチプレクサ方式とバス方式の比較検討
| 1997 電子通信情報学会総合大会, C-12-46, 1997年3月.
| 全国大会
|
| 池田 誠, 浅田 邦博
| チップインターフェースにおける消費電力削減を目指したデータ符号化手法
| 1997 電子通信情報学会総合大会, C-12-47, 1997年3月.
| 全国大会
|
| 三堂 哲寿, 池田 誠, 浅田 邦博
| VLSIの高密度バス配線における低結合信号を用いた低消費電力化
| 信学技報, ICD96-218, pp. 91--96, 1997年3月.
| 研究会報告
|
| M.Ikeda, K. Asada
| Bus Data Coding with Zero Suppression for Low Power Chip Interface
| IFIP International Workshop on Logic and Architecture Synthesis, pp. 267--274, Grenoble France, Dec. 1996.
| 国際会議
|
| 池田 誠, 李 知漢, 鄭 若丹彡, 浅田 邦博
| 大規模集積回路における低消費電力および速度向上に関する検討
| 電子情報通信学会 LSI設計技術の未来を考える琵琶湖ワークショップ ポスター発表, pp. 41--45, 1996年11月.
| 研究会報告
|
| M. Ikeda
| WWW for VLSI Chip Founding Services in VDEC
| Panel Discusion( VLSI Research and Education in Multimedia Era), SASIMI '96 (Synthesis and System Integration of Mixed Technologies), p. 113, Fukuoka Japan, Nov., 1996.
| 国際会議
|
| 池田 誠, 浅田 邦博
| 信号遷移頻度を考慮した配置配線による消費電力削減
| 1996 電子情報通信学会ソサイエティ大会, SA-2-4, 1996年9月.
| 全国大会
|
| 著者 | 題目 | 出典 | 分類 |
|---|
| 池田 誠, 浅田 邦博,
| ビット幅可変方式を用いた加算器による消費電力削減
| 電子情報通信学会春季全国大会, C-555, 1996年3月.
| 全国大会
|
| M.Ikeda, K.Asada
| Partitioned-Bus and Variable-Width-Bus Scheme for Low Power Digital Processors
| IEICE Trans. on Electronics, Vol. E79-C, No. 3, pp. 424-429, March, 1996.
| 論文
|
| M.Ikeda, K. Asada
| Data Bypassing Register File for Low Power Microprocessor
| IEICE Trans. on Electronics, Vol. E78-C, No. 10, pp. 1470--1472, Oct., 1995.
| 論文
|
| 池田 誠, 李 知漢, 浅田 邦博
| 同期終了検出型加算器を用いた疑似非同期式マイクロプロセッサの設計
| 信学技報, VLD95-65, pp. 95--100, 1995年9月.
| 研究会報告
|
| 池田 誠, 浅田 邦博
| 分割バスを用いたバス消費電力の最適化手法
| 電子情報通信学会春季全国大会, A-114, 1995年3月.
| 全国大会
|
| 浅田 邦博, 池田 誠
| 分割バスを用いたマイクロプロセッサの設計
| 電子情報通信学会春季全国大会, A-115, 1995年3月.
| 全国大会
|
| 浅田 邦博, 池田 誠, 秋田 純一
| VLSI設計・試作パイロットプロジェクト-- VelilogHDLによるVLSI設計
| 電子情報通信学会春季全国大会 シンポジウム, GD-2-6, 1995年3月.
| 全国大会
|
| M.Ikeda, K.Asada
| A Power Reduction Method using Partitioned Bus Architecture in High-Level VLSI Design
| IFIP Workshop on Logic and Architecture Synthesis, pp. 225-230, Dec 1994.
| 国際会議
|
| 池田 誠, 浅田 邦博
| 高位合成における分割低振幅バスを用いた消費電力削減手法
| 電子情報通信学会秋季全国大会, A-69, 1994年9月.
| 全国大会
|
| M.Ikeda, K.Asada
| A Reduced-swing Data Transmission Scheme for Resistive Bus Lines in VLSIs
| The European Design and Test Conference 1994 Proceedings, pp. 546--550, Paris, Mar., 1994.
| 国際会議
|
| M.Ikeda, K. Asada
| A Proposal of High Speed and Low Power Data Transmission Method for VLSIs by Reduced-Swing Signal
| IEICE Trans. on Fundamentals, Vol. E76-A, No. 10, pp. 1666--1675, Oct., 1993.
| 論文
|
| 池田 誠, 浅田 邦博
| 低振幅データ伝送方式における制御回路の設計
| 電子情報通信学会秋季大会, C-441, 1993年9月.
| 全国大会
|
| 池田 誠, 浅田 邦博
| 大規模集積回路のバス構造のための高速低振幅データ伝送方式
| 信学技報, ED93-50, pp. 39--45, 1993年6月.
| 研究会報告
|
| K. Asada, M. Fujishima, M. Ikeda, H.M. Zhang
| Optimization methods of delay and chip area in designing high speed VLSI modules
| 1993 International Symposium on VLSI Technology, Systems, and Applications, Proceedings of Technical Papers, pp. 38--43, MAY 1993/TAIPEI, TAIWAN.
| 国際会議
|
| 著者 | 題目 | 出典 | 分類 |
|---|
| 池田 誠, 浅田 邦博
| 抵抗終端型低振幅バス方式
| 電子情報通信学会春季大会, C-572, 1993年3月.
| 全国大会
|
| M. Fujishima, M. Ikeda, K. Asada, Y. Omura, K. Izumi,
| Analytical Modeling of Dynamic Performance of Deep Sub-micron SOI/SIMOX Based on Current-Delay Product
| IEICE Trans. on Electrinics, Vol. E75-C, No. 12, pp. 1506-1514, Dec., 1992.
| 論文
|
| 池田 誠, 浅田 邦博
| 低振幅駆動バス配線における最適振幅の解析
| 電子情報通信学会秋季大会, C-429, 1992年9月.
| 全国大会
|
| 藤島 実, 山下 雅樹, 池田 誠, 浅田 邦博, 菅野 卓雄, 大村 泰久, 泉 勝俊, 酒井 徹志,
| 極薄膜SIMOX基板を用いた0.1$\mu\mbox{m}$ゲート低消費電力分周期
| 電子情報通信学会 技術研究報告, ED92-57-67, pp.31--38, 1992年8月.
| 研究会報告
|
| M.Fujishima, M.Yamashita, M.Ikeda, K.Asada, Y.Omura, K.Izumi, T.Sakai, T.Sugano,
| 1 GHz 50 $\mu$W 1/2 Frequency Divider Fabricated on Ultra-thin SIMOX Substrate
| 1992 Synposium on VLSI Circuits Digest of Technical Papers, pp. 46--47, June 1992/Seattle.
| 国際会議
|
| 趙 慶録, 池田 誠, 浅田 邦博
| セルアレイ構造を用いた非同期コントローラの自動合成
| 1991年電子情報通信学会春季大会講演論文集 分冊1, A-124, p.124,1991年3月.
| 全国大会
|
| K.R.Cho, M.Ikeda, K.Asada
| VLSI-Oriented Asynchronous Controller Synthesis Based on a Flip-Flop Cell Array Structure
| Proceedings of EURO ASIC '91, pp.117--122, May 1991/Porte Maillot, Paris, France.
| 国際会議
|
| Authors | Title | Taken From | |
|---|
| M.Ikeda, Y.Tajim, K.Asada
|
Partitioned and Pipelined Bus Architecuture in VLSI
| Techniclal Report of IEICE
ICD97-4, CPSY97-4, FTS97-4, pp.25-32 Apr. 1997
| Domestic Technical Report
|
| M.Ikeda, K.Asada
|
Power Reduction in Chip Interface using Code-book encoding
| Technical Report of IEICE ICD97-28, pp.41-48, May, 1997
| Domestic Technical Report
|
| M.Ikeda, K.Asada
|
Time-Domain Minimum Hamming Distance Detector for Code-Book Encoding in VLSI Chip Interface
| 1997 Fall conference of IEICE, C12-18, Sep., 1997
| Domestic Conference
|
|
| R.T.Zheng, M.Ikeda, J.H. Lee, K.Asada
Design and Implementation of A Pseudo-Asynchronous Microprocessor
| 1997 Fall conference of IEICE, C12-22, Sep., 1997
| Domestic Conference
|
| R.T.Zheng, M.Ikeda, K.Asada
|
A Case Study: Design and Implementation of Pseudo-Asynchronous
Microprocessor by FPGA and CMOS Standard Cell
| IFIP International Workshop on Logic and Architecture Synthsis '97, Dec. 1997
| International Conference
|
| S.Komatsu, M.Ikeda, K.Asada
|
Comparative Study on Bus Architecture and Multiplexer Architecture
for Low Power Microprocessor
| 1997 Fall conference of IEICE, C12-16, Sep., 1997
| Domestic Conference
|
| S.Komatsu, M.Ikeda, K.Asada
|
Adaptive Code-Book Encoding for Low Power Chip-Interface
| Technical Report of IEICE, ICD97-151, DSP97-97, SDM97-135, pp.9-14, Oct., 1997
| >Domestic Technical Report
|
| S.Komatsu, M.Ikeda, K.Asada
|
Comparative Study on Bus Architecture and Multiplexer Architecture
for Low Power Microprocessor
| IEICE TG. ICD, 1st Biwako Workshop on System LSI, pp. 395-399, Nov., 1997
| >Domestic Technical Report
|
| S.Komatsu, M.Ikeda, K. Asada
|
Low Power Microprocessors for Comparative Study on Bus Architecture and Multiplexer Architecture
| Asia and South Pacific Design Automation Conference(ASP-DAC) 1998, pp.323-324, Feb., 1998
| International Conference
|
| M.Ikeda, K. Asada
| CAM Macro Cells with Minimum Distance Detector using Time-Domain Technique
| IFIP International IP Based Synthesis and System Design Workshop, Dec., 1998(to be presented)
| International Conference
|
| S.Komatsu, M.Ikeda, K.Asada
| Adaptive Code-Book Encoding for Low Power Chip-Interface
| Technical Report of IEICE, DSP98-89, ICD98-176, CPSY98-91, pp.1-6, Oct., 1998
| >Domestic Technical Report
|
| M.Ikeda, K. Asada
| Time-Domain Minimum-Distance Detector and Its Application to Low Power Coding Scheme on Chip Interface
| 24th European Solid-State Circuit Conference(ESSCIRC) 1998, pp. 464-467. Sep., 1998
| International Conference
|
| 小松 聡, 池田 誠, 浅田 邦博
| 低消費電力チップインターフェースのための適応型コード帳符号化方式
| 電子情報通信学会ソサイエティ大会, C12-23, 1998年9月
| 全国大会
|